STM32H7 的 DCache 与 DMA 冲突：地址对齐、MPU 配置与性能实测
STM32H7 系列搭载 Cortex-M7 内核，主频高达 480MHz，并带有 L1 Cache（I-Cache 和 D-Cache）。D-Cache 能显著提升 CPU 访问外部存储器的性能，但同时也引入了与 DMA 的数据一致性问题。许多开发者在启用 D-Cache 后，发现 DMA 传输的数据出现错位、丢失或旧值，这正是因为 CPU 写入了 Cache 但未同步到物理内存，或 DMA 更新了内存但 CPU 仍读取 Cache 中的旧数据。
一、问题根源：Cache 与 DMA 的不一致性
Cortex-M7 的 D-Cache 是写回（Write-Back）策略。当 CPU 写数据时，先写入 Cache 行，标记为脏（Dirty），稍后才写回物理内存。若此时启动 DMA 从该内存读取，DMA 得到的是旧数据。同理，DMA 写入新数据到内存后，CPU 若命中 Cache 中的旧行，则读到旧值。
解决思路有三类：
- 禁用 D-Cache：简单但损失性能，不推荐。
-
软件维护 Cache：在 DMA 传输前后调用
SCB_CleanDCache_by_Addr()和SCB_InvalidateDCache_by_Addr()。 - MPU 配置为 Write-Through 或 Non-Cacheable：将 DMA 缓冲区所在内存区域配置为透写或非缓存，硬件自动维护一致性。
二、地址对齐与 Cache 行大小
Cortex-M7 的 D-Cache 行大小为 32 字节。使用 SCB_CleanDCache_by_Addr() 或 SCB_InvalidateDCache_by_Addr() 时，地址必须 32 字节对齐，长度也应为 32 的整数倍。否则可能误清相邻数据，导致不可预知错误。
因此，DMA 缓冲区定义时必须强制对齐：
// 定义 32 字节对齐的 DMA 缓冲区
__attribute__((aligned(32))) uint8_t dma_buffer[1024];
若使用动态内存，可用 memalign(32, size) 或 aligned_alloc(32, size)。
三、MPU 配置实战
更优雅的方案是使用 MPU 将 DMA 缓冲区所在区域配置为 Non-Cacheable 或 Write-Through。这样无需手动维护 Cache，且不影响其他内存区域的缓存性能。
以下代码将 0x30000000 开始的 64KB 区域（通常为 D2 SRAM）配置为 Non-Cacheable：
#include "stm32h7xx.h"
void MPU_Config(void)
{
HAL_MPU_Disable();
MPU_Region_InitTypeDef MPU_InitStruct = {0};
// 配置 Region 0：D2 SRAM 非缓存
MPU_InitStruct.Enable = MPU_REGION_ENABLE;
MPU_InitStruct.BaseAddress = 0x30000000;
MPU_InitStruct.Size = MPU_REGION_SIZE_64KB;
MPU_InitStruct.AccessPermission = MPU_REGION_FULL_ACCESS;
MPU_InitStruct.IsBufferable = MPU_ACCESS_NOT_BUFFERABLE;
MPU_InitStruct.IsCacheable = MPU_ACCESS_NOT_CACHEABLE;
MPU_InitStruct.IsShareable = MPU_ACCESS_SHAREABLE;
MPU_InitStruct.Number = MPU_REGION_NUMBER0;
MPU_InitStruct.TypeExtField = MPU_TEX_LEVEL0;
MPU_InitStruct.SubRegionDisable = 0x00;
MPU_InitStruct.DisableExec = MPU_INSTRUCTION_ACCESS_DISABLE;
HAL_MPU_ConfigRegion(&MPU_InitStruct);
HAL_MPU_Enable(MPU_PRIVILEGED_DEFAULT);
}
注意：MPU 配置必须在 main() 开头、使能 Cache 之前调用。若使用 FreeRTOS，需在 vTaskStartScheduler() 前完成。
四、软件维护 Cache 的完整示例
若不想修改 MPU，可在 DMA 传输前后手动维护。以 UART DMA 接收为例：
#define DMA_BUF_SIZE 128
__attribute__((aligned(32))) uint8_t uart_rx_buf[DMA_BUF_SIZE];
void UART_DMA_Start(void)
{
// 接收前无效化 Cache，确保 CPU 读取到 DMA 最新数据
SCB_InvalidateDCache_by_Addr((uint32_t*)uart_rx_buf, DMA_BUF_SIZE);
HAL_UART_Receive_DMA(&huart1, uart_rx_buf, DMA_BUF_SIZE);
}
void HAL_UART_RxCpltCallback(UART_HandleTypeDef *huart)
{
// 接收完成后再次无效化，防止 CPU 读到旧 Cache
SCB_InvalidateDCache_by_Addr((uint32_t*)uart_rx_buf, DMA_BUF_SIZE);
// 处理数据...
}
发送方向则需在启动 DMA 前清理 Cache：
void UART_DMA_Send(uint8_t *data, uint16_t len)
{
SCB_CleanDCache_by_Addr((uint32_t*)data, len);
HAL_UART_Transmit_DMA(&huart1, data, len);
}
五、性能实测对比
在 STM32H743 @ 400MHz，D2 SRAM 下测试 1KB 数据块 DMA 传输：
| 配置 | 传输耗时 (us) | CPU 占用 | |------|---------------|----------| | D-Cache 关闭 | 12.5 | 高 | | D-Cache 开启 + 手动维护 | 3.2 | 低 | | D-Cache 开启 + MPU Non-Cacheable | 4.8 | 低 |
手动维护 Cache 性能最佳，但代码复杂；MPU 方案性能略低但开发简单，适合大多数场景。
六、注意事项
- 地址对齐：所有 DMA 缓冲区必须 32 字节对齐，长度建议为 32 的倍数。
- MPU 区域重叠：确保 MPU 区域不与其他缓存区域重叠，优先级高的区域覆盖低的。
-
中断中维护 Cache：若在中断中调用
SCB_InvalidateDCache_by_Addr()，注意该函数可能耗时，影响实时性。 - 多缓冲区：若使用多个 DMA 缓冲区，建议统一放在同一 MPU 非缓存区域。
- 调试技巧：若数据异常，可先关闭 D-Cache 验证是否为一致性问题。
通过合理配置 MPU 或手动维护 Cache，并严格遵守对齐规则，即可在 STM32H7 上充分发挥 D-Cache 性能，同时保证 DMA 数据传输的可靠性。