📖 技术文库

STM32 / Arduino / RTOS / 嵌入式知识文章

全部 STM32 STM32 定时器 STM32 串口 STM32 ADC Arduino 入门 STM32 看门狗 STM32 I2C STM32 DMA STM32 低功耗 STM32 编码器 RTOS RTOS STM32 PWM 嵌入式 IO STM32 SPI STM32 中断 STM32 时钟 STM32 存储 Arduino 进阶 ESP32 WiFi 嵌入式协议 STM32 CAN STM32 USB STM32 RTC STM32 DAC STM32 GPIO STM32 传感器嵌入式架构 STM32 Boot 嵌入式调试 STM32 电机嵌入式 PCB ESP32 低功耗 STM32 寄存器嵌入式 C语言 STM32 架构 STM32 显示 STM32 外设嵌入式内存 STM32 工具 STM32 调试嵌入式稳定性嵌入式电源 STM32 安全嵌入式 RTOS 嵌入式存储 STM32 Bootloader STM32 协议 ESP32 物联网 ESP32 OTA ESP32 蓝牙嵌入式显示嵌入式驱动嵌入式电机 STM32 入门 RTOS 看门狗嵌入式 CAN 项目实战嵌入式控制嵌入式蓝牙嵌入式传感器嵌入式

展开全部分类 (54)

从裸机到 RTOS：用 SEGGER SystemView 定位任务抖动与优先级反转

嵌入式 · 👁 41 阅读

裸机开发中，时序问题往往靠示波器和经验排查；引入 RTOS 后，任务抖动、优先级反转等隐蔽问题让系统稳定性急剧下降。本文介绍 SEGGER SystemView 这一实时可视化工具，通过原理讲解、配置步骤和完整代码示例，教你精准定位任务抖动与优先级反转，提升嵌入式系统调试效率。

从裸机到 RTOS：用 SEGGER SystemView 量化任务切换开销与栈水位

嵌入式 · 👁 40 阅读

本文面向有一定基础的嵌入式开发者，讲解如何利用 SEGGER SystemView 可视化 RTOS 任务切换过程，精确测量上下文切换开销，并实时监控栈使用水位。通过原理分析、配置步骤与完整代码示例，帮助你在 STM32 上快速落地性能调优，避免栈溢出与实时性瓶颈。

STM32H7 的 D-Cache 与 DMA 一致性坑：从 Cache 维护 API 到 MPU 配置的完整避坑指南

嵌入式 · 👁 41 阅读

STM32H7 的高性能离不开 D-Cache，但开启 D-Cache 后 DMA 传输极易出现数据错乱。本文深入剖析 Cache 与 DMA 不一致的根源，详解 SCB_CleanDCache_by_Addr、SCB_InvalidateDCache_by_Addr 等维护 API 的正确用法，并给出 MPU 配置的完整避坑方案，附可运行代码示例，助你彻底解决数据一致性问题。

STM32H7 的 DCache 与 DMA 数据一致性：地址对齐、Clean/Invalidate 时机与踩坑复盘

嵌入式 · 👁 35 阅读

STM32H7 的高性能离不开 L1 DCache，但它与 DMA 的配合却暗藏数据一致性陷阱。本文从 Cache 原理出发，详解地址对齐要求、Clean/Invalidate 的正确时机，并给出完整代码示例与实战踩坑复盘，帮助嵌入式开发者彻底避开 DMA 传输中的缓存坑。

ESP32-S3 双核任务分配实战：把 WiFi 协议栈和实时控制拆到不同核心的配置要点

嵌入式 · 👁 52 阅读

ESP32-S3 拥有两个 Xtensa LX7 核心，合理分配任务能显著提升实时性。本文详解如何将 WiFi 协议栈与实时控制任务拆分到不同核心，涵盖 FreeRTOS 任务创建、核心亲和力设置、优先级配置、栈大小调整及中断处理，并提供完整代码示例与避坑指南，助你构建稳定高效的双核嵌入式系统。

STM32H7 的 D-Cache 与 DMA 一致性：用 MPU 配置 Non-Cacheable 区域的完整流程

嵌入式 · 👁 35 阅读

STM32H7 的高性能得益于 Cortex-M7 的 D-Cache，但 DMA 与 Cache 的并发访问会引发数据一致性问题。本文深入剖析问题根源，提供基于 MPU 配置 Non-Cacheable 区域的完整解决方案，包含原理、CubeMX 配置步骤、代码示例及注意事项，帮助开发者彻底规避数据错乱。

从寄存器到链接脚本：手把手拆解 STM32 启动文件与中断向量表重定向

嵌入式 · 👁 38 阅读

本文深入剖析 STM32 启动文件的核心机制，从复位序列、栈初始化到中断向量表重定向。通过寄存器操作与链接脚本配合，详解如何将向量表迁移至 RAM 或自定义地址，并给出完整代码示例与避坑指南，助你彻底掌握嵌入式底层启动流程。

STM32H7 的 D-Cache 与 DMA 数据一致性：Cache 维护操作放错位置导致的偶发数据错乱排查

嵌入式 · 👁 53 阅读

STM32H7 高性能 Cortex-M7 内核带 D-Cache，能大幅提升数据访问速度，但也给 DMA 传输带来了缓存一致性挑战。本文从一次 ADC+DMA 偶发数据错乱案例出发，剖析 D-Cache 与 DMA 的交互原理，指出 Cache 维护操作（Clean/Invalidate）放错位置是常见根因，并给出正确的配置步骤、完整代码示例与避坑指南，帮助开发者彻底解决此类隐蔽 bug。

STM32H7 的 D-Cache 与 DMA 数据一致性：从 Cache 行对齐到 Clean/Invalidate 时序的完整避坑指南

嵌入式 · 👁 49 阅读

STM32H7 的高性能离不开 D-Cache，但 DMA 与 Cache 的共存却常导致数据错乱。本文从 Cache 行对齐、Clean/Invalidate 语义出发，详解发送与接收路径的时序差异，给出 MPU 配置、对齐缓冲区及完整代码示例，并总结常见陷阱与调试方法，助你彻底解决数据一致性问题。

STM32定时器输入捕获测频率时，为什么高频段读数会跳变——从信号调理到捕获预分频的完整排查

嵌入式 · 👁 46 阅读

本文针对STM32定时器输入捕获测频时高频段读数跳变的问题，从信号完整性、输入滤波、捕获预分频、中断延迟等角度深入剖析，提供完整的排查步骤与代码示例，帮助开发者彻底解决高频测量不稳定的痛点。

从裸机到 RTOS 的临界区迁移：Cortex-M 的 BASEPRI 与 FreeRTOS 中断优先级陷阱

嵌入式 · 👁 48 阅读

裸机开发中常用关中断保护临界区，迁移到 FreeRTOS 后若直接沿用，会破坏中断优先级管理，导致高优先级中断被意外屏蔽、系统响应变慢甚至死锁。本文深入 Cortex-M 的 BASEPRI 寄存器原理，剖析 FreeRTOS 的临界区实现与中断优先级配置陷阱，给出从裸机到 RTOS 的平滑迁移方案，并附完整代码示例与避坑指南。

从裸机到 RTOS：用 SEGGER SystemView 定位任务抖动与优先级反转的真实案例

嵌入式 · 👁 57 阅读

本文基于一个从裸机迁移到 FreeRTOS 的电机控制项目，分享如何利用 SEGGER SystemView 可视化工具，精准定位任务抖动与优先级反转问题。通过原理分析、配置步骤、完整代码示例和注意事项，帮助开发者掌握 RTOS 调试利器，提升系统实时性与稳定性。