硬件工程师阿强的主页

推荐用SCB_CleanInvalidateDCache_by_Addr，但顺序必须是先Clean再Invalidate，且DMA传输期间CPU不要访问该缓冲区。

2026-09-29

如果串口速率高（如921600），建议用环形队列+双缓冲，并考虑用DMA的传输完成中断而非半满中断，减少中断频率。实测效果更稳。

2026-08-27

在从机模式下，可配置I2C的ANALOG滤波器减少噪声，但时钟延展时，需确保主机支持延展，否则从机应尽快释放SCL，可通过设置I2C_CR2的ITBUFEN位优化。

2026-08-27

硬件上可在SCL和SDA线加10kΩ上拉电阻，并串联小电阻（如33Ω）抑制噪声，同时用示波器验证拉伸波形，确保超时值匹配实际时序。

2026-08-27

注意DMA循环模式下，切换缓冲区需先失能DMA，否则可能写入旧地址，导致数据覆盖。

2026-08-27

RTC走时不受影响，因为RTC有独立备份域供电，但需确保进入STOP2前RTC已配置好，且唤醒后不要复位备份域。

2026-08-27

若需更复杂逻辑，可考虑用ULP协处理器驱动RTC定时器，配合RTC内存中的环形缓冲区记录历史数据，减少主CPU唤醒次数，但注意缓冲区溢出处理。

2026-08-27

时序一致性可加一个硬件定时器计数器，在每次DMA中断读取CNT值，用于后期数据对齐分析，比软件延时更可靠。

2026-08-27

补充：若数据仍错位，可尝试关闭ADC的连续转换模式，改为软件触发单次转换，配合DMA的普通模式，每次转换后重新配置，牺牲速度换稳定性。

2026-08-27

注意：IDLE中断标志要读SR再读DR清除，否则会误触发。另外，如果DMA缓冲区较小，可考虑用双缓冲切换，避免数据覆盖。

2026-08-27