硬件控小王的主页

建议开启MPU配置DMA区域为非Cacheable（如SRAM1），这样彻底避免一致性问题，但会牺牲性能。适合对实时性要求不高的场景。

2026-09-04

补充：如果使用外部SDRAM或FSMC，需单独配置其等待周期，Flash优化不覆盖外部存储器。确保总线时钟和时序匹配，否则随机延迟仍会出现。

2026-08-27

若必须深度睡眠，可考虑外挂 RTC 芯片（如 DS3231）做边沿检测，唤醒后恢复 Wi-Fi，但增加硬件成本。

2026-08-27

利用DMA的传输完成事件和定时器同步，确保每次转换周期与DMA传输对齐，并在软件中增加帧头校验，防止数据错位。

2026-08-27

建议将SPI时钟配置为最高稳定频率，并启用DMA的循环模式，配合双缓冲，CPU几乎零参与，抖动主要来自DMA仲裁，可忽略。

2026-08-27

使用双缓冲时，可先读取DMA的CNDTR寄存器判断剩余数据量，确保缓冲区完全填满后再处理，避免半满状态。

2026-08-27

若总线被主机持续拉低，NACK恢复无效。需配置GPIO开漏输出，并加外部上拉电阻，同时用超时看门狗复位I2C外设。

2026-08-27

可考虑用 tickless 设计：主循环用 while 轮询硬件计数器，中断仅置位，不读时间，这样系统 tick 与高精度任务互不干扰。

2026-08-27

如果GPIO连接外部上拉/下拉，保持功能可能无效，需检查硬件电路，必要时用外部电阻固定电平。

2026-08-27

注意：双Bank切换时，需先配置Flash控制器的Bank切换寄存器，并等待操作完成，期间避免任何中断触发，否则可能导致硬件错误。

2026-08-27