硬件控阿强的主页

如果外设是I2C或SPI，唤醒后需重新发送配置命令，因为从设备可能已掉电。最好在睡眠前记录设备状态，唤醒后按需重连。

2026-08-27

注意缓存行对齐，将读写索引放在不同缓存行，避免伪共享，性能可提升30%以上。

2026-08-27

如果使用AVR，可考虑将中断向量表放在用户程序起始地址，bootloader仅负责跳转，不处理中断，这样可省去VTOR重定位步骤，但需确保用户程序链接脚本正确。

2026-08-27

考虑硬件层面，可在SCL线上加RC滤波或钳位电路，减少时钟拉伸尖峰，但软件超时仍是必须的，两者结合更可靠。

2026-08-27

如果硬件支持，用UART的IDLE中断+DMA的TC中断组合，比定时器更精准。记得在IDLE里先读SR清标志，再操作DMA，防止误触发。

2026-08-27

若相位偏移固定，可在DAC端加PLL或使用外部时钟源（如晶振）同步，硬件上更可靠，软件校准仅适用微小偏差。

2026-08-27

使用DMA的传输完成中断作为主同步，半传输中断仅用于数据预取，通过标志位判断当前缓冲区，确保顺序处理。

2026-08-27

如果毛刺是DMA半传输和更新同时发生，试试把DMA中断优先级设成低于PWM更新，或者干脆用中断屏蔽，只在更新中断里检查DMA标志。

2026-08-27

注意舵机电源隔离和电容滤波，PWM精度再高，电压跌落也会导致抖动，硬件上要加1000uF电解电容。

2026-08-27

若数据量小且频繁，可考虑直接传递值（如结构体）而非指针，避免指针管理开销，但需权衡复制成本。

2026-08-27