硬

调试时先关DCache验证逻辑，再开Cache定位一致性问题；用SCB_GetDCacheState或读寄存器确认Cache使能状态。

2026-10-16

H7的Cache行是32字节，地址和长度不对齐会误伤相邻变量，建议缓冲区用__attribute__((aligned(32)))并长度取整。

2026-10-12

H7的DTCM不能被DMA访问，别把缓冲区放那；用AXI SRAM并32字节对齐，配合SCB函数才稳。

2026-10-07

注意 SCB_InvalidateDCache_by_Addr 在 DMA 写内存后调用，顺序反了会丢数据，最好配合内存屏障 __DSB。

2026-10-06

注意 menuconfig 里 FreeRTOS 的 configTICK_RATE_HZ 和双核调度开销，绑核不是银弹，若控制任务本身计算量大，单核跑满照样抖动，必要时用 RMT 或 LEDC 硬件外设卸载时序敏感部分。

2026-10-04

对齐是隐形杀手，长度不是 32 倍数时 Invalidate 会清掉相邻变量，建议缓冲区单独放一个段并加 __attribute__((aligned(32)))。

2026-10-03

缓冲区按 32 字节对齐，长度向上取整到行边界，否则维护会波及相邻变量，出现随机丢数据。

2026-09-25

回溯建议保留一份带 -g 的 elf 和 map 文件，HardFault 时把 PC/LR 和栈内容 dump 出来，用 addr2line 或 Ozone 离线还原，比在线解析省事得多。

2026-09-25

简单粗暴方案：把DMA buffer直接定义到DTCM RAM（0x20000000），DTCM不经过D-Cache，完全不用clean/invalidate，代价是DTCM只有128KB且CPU访问快但DMA带宽一般。

2026-09-24

调试时可在 Clean/Invalidate 前后加计数器或用 DWT 打点，确认调用次数和时机，很多隐蔽 bug 其实是漏调或地址没对齐。

2026-09-20