芯

采样时刻对齐可启用ADC的硬件过采样（如4x），并让定时器触发频率略低于ADC转换总时间，确保每次触发都完整转换所有通道。

2026-09-08

考虑硬件流控（RTS/CTS）作为最后防线。若帧长不定且突发量大，软件双缓冲可能不够，可扩展为4缓冲或动态链表。另外，用定时器测量帧间隔（如3.5字符时间）作为帧结束判据，比空闲中断更可靠，尤其在高波特率下。

2026-09-04

注意STM32系列差异，F1/H7的注入组寄存器数量不同，且注入组结果读取需注意数据对齐。建议用HAL库的ADC_InjectedStart_IT，配合回调函数，避免裸寄存器操作出错。

2026-09-01

注意DMA的传输完成中断和半传输中断：双缓冲模式下，用半传输+全传输中断可提前处理，但需确保中断内不操作DMA寄存器（除CMAR），否则可能冲突。建议用HAL库的DMA_IRQHandler并自定义回调。

2026-08-29

建议在DMA传输完成中断中，读取ADC_DR寄存器验证当前通道，若发现错位，则软件复位DMA并重新启动，但需注意中断延迟影响。

2026-08-27

低功耗唤醒后，先检查RTC的INITF标志，确保寄存器可写，再校准。否则写入会失败，导致漂移累积。

2026-08-27

注意ADC的DMA请求是固定顺序的，若通道顺序与缓冲区索引不匹配，会导致数据错位，务必在初始化时确认通道序列。

2026-08-27

补充：从机侧可设置SCL低电平超时（如LPTIM或定时器输入捕获），独立于I2C外设，超时后强制拉高SCL并复位，避免依赖I2C内部机制，尤其适用于老旧库函数。

2026-08-27

补充：若Flash操作频繁，建议用DMA+信号量+事件组组合，减少CPU占用，但需确保DMA传输期间互斥量不被释放。

2026-08-27

补充：若DMA方向为外设到内存，建议使用`DMA_CIRCULAR`模式，配合半传输和传输完成中断，实现双缓冲，天然避免竞争。

2026-08-27