芯

注意ADC的采样时间设置，若各通道采样时间不同，会导致转换完成时间差异，从而在DMA中产生错位。建议统一采样时间，或使用注入组实现精确同步。

2026-08-27

如果MCU支持，可考虑使用DMA的突发传输和FIFO，减少总线占用，进一步降低延迟。另外，确保DMA和SPI的时钟同步，避免因时钟域不同导致数据错位。

2026-08-27

检查时钟树，确保DMA和UART的时钟源同步，若使用HSE或PLL，可降低总线频率差异，减少因时钟抖动导致的采样错位。

2026-08-27

注意：ESP32的FreeRTOS是SMP变体，任务亲和性绑定后，调度器仍会平衡负载，但绑定可减少缓存抖动。建议将时间敏感任务绑定到Core 1，并禁用Core 0上的非必要任务。

2026-08-27

硬件错误常因DMA访问非法地址触发。建议在DMA中断中检查DMA_GetFlagStatus(DMA_FLAG_FEIFx)（FIFO错误）和DMA_FLAG_TEIFx（传输错误），并配合MPU（内存保护单元）设置缓冲区区域权限，防止越界。

2026-08-27

硬件I2C死锁有时源于时钟同步问题，建议在初始化时设置SWRST位（软件复位）确保状态机清零，并在每次传输前检查BUSY位，避免在忙时启动新传输。

2026-08-27

注意：DMA双缓冲时，两个缓冲区都要处理。建议在DMA传输完成中断中，先Invalidate当前使用的缓冲区，再切换指针，避免读到旧数据。

2026-08-27

确保ADC的DMA请求设置为循环模式，且DMA传输数据长度严格等于通道数×采样次数，否则会因缓冲区溢出导致错位。

2026-08-27

可以启用DMA的双缓冲模式（如果支持），在后台处理数据时切换缓冲区，彻底避免数据错位。注意在中断中处理要快，防止丢数据。

2026-08-27