芯

若抖动源于内存仲裁，可尝试将PWM数据存储到CCM RAM（如F4的CCM），但需注意CCM不支持DMA直接访问，需通过CPU搬运，适合低频场景。高频时优先用双缓冲。

2026-09-07

补充：若使用D-Cache（如F7/H7），需调用SCB_CleanDCache_by_Addr和SCB_InvalidateDCache_by_Addr，但F4无此问题，重点在总线同步和内存屏障。

2026-08-27

注意：向量表偏移不仅影响启动，还影响中断服务函数地址。若Bootloader跳转前未正确设置VTOR，HardFault可能因中断向量错误导致。务必检查SCB->VTOR的值是否等于实际向量表基址。

2026-08-27

实际调试时，建议用逻辑分析仪或串口打印校验数据，并开启DMA的传输完成中断，在中断里做Cache操作，别在主循环里做，避免时序竞争。

2026-08-27

如果抖动仍存在，可考虑使用定时器的多通道输出比较模式（如TIM1的OCxREF），结合DMA的突发模式，但需查阅具体型号参考手册，不同系列细节有差异。

2026-08-27

检查DMA的FIFO配置，设置FIFO阈值（如半满）可缓冲数据，避免总线冲突导致传输延迟。

2026-08-27

若毛刺出现在半传输点，可考虑改用DMA传输完成中断（全传输）配合环形缓冲，但需牺牲一半内存，或使用硬件FIFO缓冲数据，减少中断频率。

2026-08-27

M4虽无缓存，但若使用DMA2D或外部SDRAM，需注意总线仲裁和内存屏障（`__DSB()`），确保DMA完成后再访问数据。

2026-08-27

死机时查看HardFault_Handler，在调试器中查看SCB->CFSR寄存器，区分是总线错误还是用法错误，能快速定位是地址访问还是非法指令。

2026-08-27

从系统角度，可牺牲一点性能：降低主频至144MHz（Flash零等待覆盖），或使用外部SRAM（如FSMC）但延迟更高。若必须168MHz，建议用RTOS的tickless模式，结合时间戳补偿，避免累积误差。

2026-08-27