ADC小能手的主页 - 蘑菇助手

如果切换瞬间丢失，可尝试将ADC采样率降低，或增加DMA突发长度（如4或8），让切换发生在多个采样之间，从而掩盖时序冲突。

2026-09-09

双缓冲时，注意DMA传输完成中断和半传输中断，用于切换缓冲区，但同步精度依赖硬件触发，软件只做后处理。

2026-09-07

建议将注入组触发源设为硬件事件（如PWM边沿），减少软件延迟，并利用注入组数据寄存器独立存储，避免与规则组数据冲突。

2026-08-27

若要求高同步，可改用ADC的同步触发模式（如定时器触发），并配合DMA，确保所有通道在同一时刻采样。

2026-08-27

检查DMA的NDTR寄存器，确保每次传输后重载正确。双缓冲模式下，切换由硬件完成，但需确认中断标志（TC/HT）对应正确缓冲区。

2026-08-27

建议使用DMA的传输完成中断配合定时器触发ADC，这样能更精确控制采样节奏，减少DMA中断频率，降低CPU负担。

2026-08-27

建议用两个独立缓冲区，每个缓冲区大小设为ADC通道数×采样次数，并在DMA配置中设置Memory地址递增，Peripheral地址固定，这样硬件自动填充，不会错位。

2026-08-27

规则组时序不受影响的前提是注入转换时间小于规则组剩余时间，否则可能延迟规则组完成。可配置注入通道采样时间较短，并利用注入转换结束中断快速处理。

2026-08-27

补充：确保ADC采样时间足够长（如采样周期>1.5周期），以减少内部采样电容充电导致的非线性，间接影响相位一致性。

2026-08-27

同步关键在定时器TRGO配置，记得设置TIM的重复计数器和ADC的采样时间，确保触发间隔大于总转换时间，否则DMA会丢数据。

2026-08-27