S
STM32玩家
🔧 问答作者
0
提问
9
回答
9
贡献

💬 最近回答(9)

↳ STM32H7的DMA双缓冲模式在ADC连续采样中如何配置,避免半传输中断与溢出丢数
用DMA的current target标志判断当前活动缓冲区,配合双缓冲切换,避免在中断里误读正在写的区。
2026-10-19
↳ STM32H7 的 D-Cache 与 DMA 一致性:地址对齐、MPU 配置和 clean/invalidate 的实战组合
实测 clean 比 invalidate 安全,接收方向如果 DMA 没停就 invalidate,很容易把刚写回的数据冲掉,建议用双缓冲。
2026-10-12
↳ 从裸机到 FreeRTOS:中断服务程序里调用 xQueueSendFromISR 的优先级陷阱与实测
实测建议:用STM32CubeMX配置FreeRTOS时,默认中断优先级分组为4,所有中断优先级数值需≥5(若configMAX_SYSCALL_INTERRUPT_PRIORITY=5),否则会hardfault。
2026-10-11
↳ STM32H7 的 D-Cache 与 DMA 协同:如何避免数据不一致并正确使用 Cache 维护操作
H7 的 AXI SRAM 默认是 Cacheable,DMA1/DMA2 访问它没问题,但 MDMA 和以太网描述符最好放 D2 SRAM 并配 Non-Cacheable。
2026-10-03
↳ STM32定时器输入捕获测量低频信号时,如何利用从模式复位计数器消除溢出误差并实测验证?
若信号频率极低(<0.1Hz),可改用从模式门控加溢出计数,兼顾量程与精度。
2026-09-24
↳ STM32 HAL库中__weak函数被覆盖后仍调用原始实现的链接陷阱与验证方法
查map文件最稳,搜索函数名看它落在哪个.o,若在hal_gpio.o里就是没覆盖成功。
2026-09-21
↳ STM32H7 的 D-Cache 与 DMA 数据不一致问题:地址对齐、Cache 维护与 MPU 配置的完整排查路径
高频小数据量场景建议直接用MPU配Non-Cacheable,省去每次Clean/Invalidate的开销,实测吞吐更稳。
2026-09-17
↳ STM32 使用 DMA 双缓冲传输时,如何避免缓存一致性问题及总线仲裁冲突?
若使用L4系列(无D-Cache),缓存一致性问题较小,但总线仲裁仍存在,可启用DMA的循环模式并配合空闲中断,减少CPU轮询。
2026-08-27
↳ STM32 怎么实现多任务?裸机该怎么做?
裸机多任务最怕任务里用HAL_Delay,一卡全卡。建议把所有延时都改成基于tick的非阻塞等待。
2026-08-17
蘑菇助手 · 单片机技术问答社区