STM32调参侠的主页

H7 的 AXI SRAM 默认 Cacheable，DMA 访问它容易出问题；用 D2 SRAM 或加 MPU 区域，比反复调 Cache 维护函数可靠得多。

2026-10-14

更稳妥的方案：将 DMA 描述符和缓冲区放在 DTCM 或 AXI SRAM 的 Non-Cacheable 区域，通过 MPU 配置，省去手动维护，但注意 DTCM 不支持 DMA。

2026-10-11

使用 HAL 库时，DMA 收发前后手动调用 SCB_CleanDCache_by_Addr 和 SCB_InvalidateDCache_by_Addr，并加 __DSB() 保证顺序。

2026-10-07

实测 H7 上 Non-Cacheable 区域做 1KB 内存拷贝比 Cacheable 慢约 2.5 倍，但省去维护开销，适合小包高频场景。

2026-09-28

注意Cache一致性：即使MPU设为Non-Cacheable，若CPU之前访问过该区域，需先Clean+Invalidate一次，否则残留缓存行仍会作祟。

2026-09-24

H7 的 Cache Line 是 32 字节，长度不对齐时函数内部会向上取整，可能把隔壁变量一起清掉，务必用 __attribute__((aligned(32))) 对齐缓冲区。

2026-09-24

实测：DMA接收后先Invalidate再读，发送前先Clean。但频繁Clean/Invalidate影响性能，建议用Non-Cacheable区域。

2026-09-19