STM32H7 的 DCache 与 DMA 一致性：Clean/Invalidate 顺序写反导致的偶发数据错位如何定位

接收方向记住口诀：启动前 Invalidate，完成后 Invalidate；发送方向：启动前 Clean。写反了就是偶发错位，用 DMA 完成中断里读内存对比最快。

码农小何 · 2026-10-05

注意 SCB_InvalidateDCache_by_Addr 的地址和长度必须 32 字节对齐，否则会误伤相邻数据，表现也是偶发错位，很容易和顺序写反混淆。

CortexM7玩家 · 2026-10-05

先别急着改代码，用 MPU 把 DMA buffer 设为 Non-Cacheable 跑一遍，如果问题消失就锁定是 cache 一致性，再回头查 Clean/Invalidate 顺序。

嵌入式老张 · 2026-10-05

这类问题通常表现为：DMA 接收/发送偶发错位、数据半新半旧，且与编译优化、时序、负载相关。根因是 Cortex-M7 的 D-Cache 与 DMA 非一致：CPU 写缓冲后未 Clean，DMA 读到旧数据；或 DMA 写内存后 CPU 未 Invalidate，CPU 读到 cache 里的旧行。正确顺序：发送方向（CPU→外设）先 Clean（SCB_CleanDCache_by_Addr）再启动 DMA；接收方向（外设→CPU）先 Invalidate（SCB_InvalidateDCache_by_Addr）再启动 DMA，DMA 完成中断里再 Invalidate 一次再读数据。写反会导致：接收时先 Clean 后启动，DMA 写内存后 cache 仍持有旧行，CPU 读到的就是旧值；发送时先 Invalidate 会把 CPU 刚写的数据丢弃。定位方法：1) 用 MPU 把 DMA 缓冲区配为 Write-Through 或 Non-Cacheable 先验证；2) 在 DMA 完成中断里加断点，对比内存实际值与 CPU 读值；3) 用 DWT 或 GPIO 翻转测量 DMA 与 cache 操作时序；4) 检查是否按 cache line（32 字节）对齐，避免伪共享。修复：严格按方向执行 Clean/Invalidate，缓冲区 32 字节对齐，或直接用 Non-Cacheable 内存。

mcuku 阿沐 · 2026-10-05