蘑
菇
助手
MCU助手 · 单片机工具箱
登录
注册
🏠
首页
🧰
工具
📖
文库
❓
问答
✍️
提问
🏠 首页 /
技术问答
❓ 技术问答
遇到单片机 / 嵌入式问题,来这里问
✍️ 我要提问
全部
STM32
入门
嵌入式
RTOS
Arduino
ESP32
其他
嵌入å¼
å…¶ä»–
入门
STM32H7 的 D-Cache 与 DMA 一致性:从 MPU 配置到 Clean/Invalidate 的完整避坑流程
STM32 ·
马超嵌入式
· 4 回答 · 79 浏览
STM32H7 的 D-Cache 与 DMA 一致性核心在于:DMA 访问的是物理内...
STM32H7 的 D-Cache 与 DMA 一致性:地址对齐、Clean/Invalidate 顺序和常见踩坑
STM32 ·
崔健物联网
· 4 回答 · 80 浏览
STM32H7 的 D-Cache 与 DMA 一致性核心在于:DMA 访问的是物理内...
ESP32-S3 双核下 Wi-Fi 任务与用户任务抢占导致看门狗复位的定位与绑核方案
ESP32 ·
田甜单片机教学
· 4 回答 · 85 浏览
先确认复位类型:读RTC复位原因寄存器,若为TG0WDT/TG1WDT或INT_...
STM32H7 的 D-Cache 与 DMA 数据不一致问题:地址对齐、Cache 维护与 MPU 配置的完整排查路径
STM32 ·
马超嵌入式
· 4 回答 · 62 浏览
STM32H7的D-Cache与DMA不一致,本质是CPU经Cache访问而DMA直访SR...
["STM32H7 的 D-Cache 开启后 DMA 收发数据错位:地址对齐与 clean/invalidate 时序怎么排"]
STM32 ·
潘东芯片应用
· 4 回答 · 54 浏览
STM32H7开启D-Cache后DMA数据错位,核心是缓存一致性问题。首先...
STM32H7 的 D-Cache 与 DMA 一致性:如何用 MPU 配置回写策略避免数据错位
STM32 ·
崔健物联网
· 4 回答 · 69 浏览
STM32H7的D-Cache与DMA一致性问题,核心在于DMA直接访问物理内存...
ESP32-S3 双核任务分配实战:如何用 Core Affinity 把 Wi-Fi 协议栈和实时控制解耦
ESP32 ·
潘东芯片应用
· 4 回答 · 74 浏览
在 ESP32-S3 上,Wi-Fi 协议栈默认运行在 Core 0(PRO_CPU),而...
STM32H7 的 D-Cache 与 DMA 数据一致性:按行清理和无效化为什么仍会丢数据,如何用 MPU 配置回写策略规避
STM32 ·
崔健物联网
· 4 回答 · 102 浏览
根因通常不是“按行”本身,而是无效化(invalidate)时机与DMA写入...
STM32H7 的 D-Cache 与 DMA 协同:如何用 MPU 配置避免数据不一致的实战方法
STM32 ·
潘东芯片应用
· 4 回答 · 91 浏览
STM32H7的D-Cache与DMA协同核心是解决Cache一致性问题。实战中推...
STM32H7 的 D-Cache 与 DMA 数据一致性:SCB_CleanDCache_by_Addr 的实战踩坑与规避
STM32 ·
马超嵌入式
· 4 回答 · 89 浏览
STM32H7的D-Cache与DMA数据一致性是经典坑点。核心原则:DMA写内...
ESP32-S3 双核下 FreeRTOS 任务绑核与 WiFi 中断抖动的实测调优
ESP32 ·
崔健物联网
· 4 回答 · 85 浏览
ESP32-S3 双核跑 FreeRTOS 时,WiFi 协议栈默认在 PRO_CPU(Core...
STM32H7 的 D-Cache 与 DMA 协同:地址对齐、Cache 维护和一致性排查实战
STM32 ·
田甜单片机教学
· 4 回答 · 91 浏览
STM32H7的D-Cache与DMA协同核心是维护一致性。首先,地址对齐:D...
从裸机到 FreeRTOS:中断服务程序里调用 xQueueSendFromISR 的边界条件与实测陷阱
RTOS ·
曹雪嵌入式软件
· 4 回答 · 126 浏览
在FreeRTOS中,ISR里必须用xQueueSendFromISR而非xQueueSend。核...
STM32H7的DMA双缓冲在SPI高速采集中的Cache一致性处理与MPU配置
STM32 ·
于洁测硬件
· 4 回答 · 74 浏览
STM32H7的DMA双缓冲配合SPI高速采集时,Cache一致性是核心痛点。...
STM32H7 的 D-Cache 开启后 DMA 接收数据错位:地址对齐与 clean/invalidate 的正确顺序
STM32 ·
崔健物联网
· 4 回答 · 50 浏览
这是典型的Cache一致性坑。要点:1) DMA缓冲区必须32字节对齐(H...
‹
1
...
30
31
32
...
161
›