硬件攻城狮的主页

若半传输中断仍丢，可改用DMA请求触发定时器，用定时器中断读取，避开HT/TC竞争。

2026-10-13

别忘了DMA描述符本身也要放在非Cache区域，否则同样会不一致。

2026-10-13

若采样率超过1Msps，考虑用定时器触发ADC+DMA，并利用DMA的double buffer，同时把处理逻辑放在主循环而非中断，减少中断延迟。

2026-10-12

ADC多通道DMA错位也可能是扫描序列长度与DMA缓冲区元素数不一致，先核对ADC_RegularRank和DMA_NbrOfData。

2026-10-11

注意：从模式复位会占用触发输入，若同时用其他通道捕获，需确认触发源选择不会冲突。

2026-10-09

调试技巧：若崩溃在portYIELD_FROM_ISR附近，检查是否在中断嵌套中错误调用；建议用逻辑分析仪观察中断响应时间。

2026-10-09

注意Cache行大小是32字节，Clean/Invalidate地址和长度都要按32字节对齐，否则会误伤相邻数据。

2026-10-05

H7的Cache行是32字节，对齐和长度都要按32B处理，别只按4字节对齐，否则相邻数据会被误清。

2026-10-05

实测 Write-Through 对性能影响比全关 Cache 小很多，尤其配合 AXI SRAM 时，DMA 吞吐基本不受影响，推荐优先尝试。

2026-10-04

用 DMA 双缓冲，ADC 连续转换，任务只处理半满/全满中断，Core1 占用可降到 5% 以下。

2026-10-04